fpga.cz

vhdl.cz

Generátor (pseudo)náhodných čísel – Učíme se VHDL

https://vhdl.cz/generator-pseudonahodnych-cisel

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Využijete nejen v hrách, ale i v dalších aplikacích. Přesto ale někdy potřebujeme něco „znáhodnit“. V té úplně nejjednodušší variantě je to třeba vytvoření elektronické hrací kostky. A tady narazíme na to, že to není úplně taková legrace. Pokud je totiž elektronické zapojení deterministické, lze vždycky zcela přesně říct, jaký bude následující stav, a tedy i jaké číslo „padne“. Pokud to zapojení umožňuje, je dobré použít vstup od uživatele, nap...

vhdl.cz

VGA: Generujeme obraz – Učíme se VHDL

https://vhdl.cz/vga-generujeme-obraz

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Víte, co v mém případě rozhodlo, že se naučím pracovat s FPGA? Byla to právě snadnost generování videosignálu. Tam, kde se u jednočipů a procesorů neobejdete bez specializovaných obvodů nebo velmi přesného časování, najednou nejste s FPGA ničím omezeni! A udává se v hertzech. Na jednu stranu jsou monitory poměrně tolerantní a odpustí vám drobné (ale jen opravdu drobné) rozladění. Dokážou se i přesto „chytit“. Na jiné signály...Použil jsem časov...

vhdl.cz

VHDL – Učíme se VHDL

https://vhdl.cz/tag/vhdl

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Blikáme jemně: digitálně – analogový převodník. Už jsme si zablikali, tak co si teď ukázat něco dalšího? Co třeba neblikat tak natvrdo, ale tu LEDku tak jako pomalu rozsvěcet…. Continue Reading →. Funkce, procedury, balíčky. Ano, zase se posuneme od drátů k trošku vyšším abstrakcím. Continue Reading →. Continue Reading →. Continue Reading →. Typy, operátory a atributy. Nadešel čas… Ale nebojte, bude to krátké, výživné, a velmi užitečné. EP4CE6 ...

vhdl.cz

Úplné základy a nezbytná teorie – Učíme se VHDL

https://vhdl.cz/uplne-zaklady-a-nezbytna-teorie

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Úplné základy a nezbytná teorie. Pokud k VHDL přistupujete se stejnými základy jako mám já, budete mít problém. Pojďme se podívat na nejčastější příčiny nepochopení, které u VHDL hrozí programátorům. Teď nevím, jestli jsem neřekl už v perexu skoro všechno… Ale trocha teorie nikoho nezabije, pojďme na to. Máme několik možností, jak popsat integrovaný obvod ve VHDL. Představme si takový klopný obvod R-S:. Popis zvenčí bychom měli, ovšem ten nám n...

vhdl.cz

Hodiny – Učíme se VHDL

https://vhdl.cz/hodiny

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Klopné obvody, registry a další…. Klopný obvod D s asynchronním nulováním a nastavením. Osmibitový posuvný registr se synchronním vstupem. Dekodér 1 z 8. Multiplexer 4 na 1. Tak, nadešel ten okamžik, kdy nám FPGA blikne. Na něm LED, kde je problém? Budeme blikat v sekundových intervalech, už víme jak se dělá proces, takže normálka, ne… LEDku nahodit, počkat sekundu, LEDku vypnout…. Moment, jak jako. 8211; a právě cváláte po dráze, postavené z.

vhdl.cz

Základy – Učíme se VHDL

https://vhdl.cz/tag/zaklady

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Blikáme jemně: digitálně – analogový převodník. Už jsme si zablikali, tak co si teď ukázat něco dalšího? Co třeba neblikat tak natvrdo, ale tu LEDku tak jako pomalu rozsvěcet…. Continue Reading →. Funkce, procedury, balíčky. Ano, zase se posuneme od drátů k trošku vyšším abstrakcím. Continue Reading →. Continue Reading →. Continue Reading →. Typy, operátory a atributy. Nadešel čas… Ale nebojte, bude to krátké, výživné, a velmi užitečné. EP4CE6 ...

vhdl.cz

Typy, operátory a atributy – Učíme se VHDL

https://vhdl.cz/operatory-a-atributy

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Typy, operátory a atributy. Základní typy ve VHDL. Nadešel čas… Ale nebojte, bude to krátké, výživné, a velmi užitečné. I ve VHDL máme možnost zapisovat aritmetické operace. Minule. Jsem ukazoval základní číselné typy, vysvětlil, proč používat numeric std a naznačil, že s nimi lze dělat nějaká ta. Základní typy ve VHDL. Std ulogic vector (. Vektor (pole) hodnot typu std ulogic. Jako std ulogic,. Resolved (tj. rozhodnuté hodnoty). 8211; 1 . 2.

vhdl.cz

Hodinové domény – Učíme se VHDL

https://vhdl.cz/hodinove-domeny

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Jak se vyhnout problémům? UART, druhý díl – přijímač. Oblast, které se nelze vyhnout, pokud má vaše zařízení komunikovat se světem. Už minule jsem zmiňoval, že hodiny jsou svaté. Je to lehká nadsázka, ale rád bych teď probral podrobněji, co jsem tím myslel. V odborné literatuře se o hodinových doménách můžete dočíst spoustu teorie. Například zde. Někdy je potřeba mít víc frekvencí, což byl případ sériového vysílače v minulém článku. Někdy to al...

vhdl.cz

Funkce, procedury, balíčky – Učíme se VHDL

https://vhdl.cz/funkce-procedury-balicky

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Funkce, procedury, balíčky. Ano, zase se posuneme od drátů k trošku vyšším abstrakcím. Možná vás napadlo, že by bylo dobré některé opakované operace v procesech nadefinovat nějak obecněji, tak, aby byly znovupoužitelné, abyste nemuseli psát kód copy-and-paste, což je vždycky cesta do pekel. Kdyby tak VHDL mělo funkce, co? A vidíte, má je! Seznam parametrů je podobný deklaracím v bloku ARCHITECTURE – parametry jsou definované jako SIGNAL, ...

vhdl.cz

Automaty – Učíme se VHDL

https://vhdl.cz/automaty

Chci se naučit VHDL a pořád k tomu hledám vhodné materiály…. Trocha teorie o konečných stavových automatech, jejich implementaci ve VHDL, a jako bonus opravdové Hello World, tentokrát ne jako blikající LEDka, ale pěkně, řádně, přes sériové rozhraní! Strojům, které jsou schopné mít nějaké různé stavy a na základě vnějších či vnitřních vlivů přecházet z jednoho do druhého říkáme. Anglicky FSM. Je k nim i celá matematická teorie. Ve VHDL se řeší stavový automat například podle tohoto vzoru:. Konkrétní imple...